DDR4 SDRAM: 16GBDDR4 د ډیټا بټ هر 16bit ترکیب د 64bit بټ پلنوالی
د QSPI فلش: د 1GBQSPIFLASH یوه ټوټه، چې د FPGA چپ ترتیب کولو فایل ذخیره کولو لپاره کارول کیږي
د FPGA بانک: د تنظیم وړ 12V، 18V، 2.5V، 3.0V کچه، که تاسو د کچې بدلولو ته اړتیا لرئ، تاسو یوازې د ځای پرځای کولو ته اړتیا لرئ
د انٹرفیس کچه: ورته موقعیت د مقناطیسي موتی لخوا تنظیم کیدی شي.
د کور بورډ بریښنا رسول: د 5-12V بریښنا رسولو د T1 چپ LTM4628 له لارې دوه بریښنا رسولو تولیدوي ترڅو د FPGA اوسني اړتیاوې پوره کړي
د اصلي بورډ د پیل کولو طریقه: JTAG، QSPIFLASH
د نښلونکي ټیوب فوټ تعریف: د 4 لوړ سرعت توسیع، 120pin Panasonic AXK5A2137yg
لاندې پلیټ SFP انٹرفیس: 4 آپټیکل ماډلونه کولی شي د 10GB/s سرعت سره د لوړ سرعت آپټیکل فایبر ارتباط ترلاسه کړي
د فیو پلیټ GXB ساعت: لاندې پلیټ د GXB ټرانسیور لپاره د 200MHz حواله ساعت چمتو کوي
د لاندې پلیټ 40 - د انجکشن توسیع: د 2 2.54mm معیاري 40 -پن توسیع J11 او J12 ساتل شوی، کوم چې د شرکت لخوا ډیزاین شوي ماډلونو سره نښلولو یا د ماډل فنکشن سرکټ سره د کارونکي لخوا ډیزاین شوي.
د کور پلیټ ساعت: په تخته کې د ډیری ساعت سرچینې. پدې کې د 100MHz سیسټم ساعت سرچینه شامله ده
510kba100M000bag CMOS کرسټال
د 125MHz ټرانسیور توپیري ساعت سیټایډ Sit9102 کریسټال 300MHz DDR4 د بهرني توپیر ساعت سرچینه SIT9102 کرسټال
د JTAG ډیبګ پورټ: د MP5652 کور بورډ د 6PIN پیچ JTAG ډاونلوډ ډیبګ انٹرفیس لري
د کاروونکو لپاره د FPGA جلا جلا کولو لپاره مناسب
د سیسټم ری سیٹ: په ورته وخت کې ، تڼۍ سیسټم ته د نړیوال ریسیټ سیګنال MP5652 کور بورډ هم چمتو کوي ترڅو د بریښنا آن ریسیټ ملاتړ وکړي. ټول چپ بیا تنظیم شوی
LED: په کور بورډ کې 4 سور LED څراغونه شتون لري، چې یو یې د DDR4 حواله بریښنا شاخص دی
تڼۍ او سویچ: په لاندینۍ پلیټ کې 4 کیلي شتون لري، کوم چې د J2 نښلونکي اړوند پایپ فوټ سره وصل دي.
معمولا لوړه کچه، ټیټې کچې ته فشار ورکول
د Arria-10 GX لړۍ کلیدي ځانګړتیاوې عبارت دي له: