د DDR4 SDRAM: 16GBDDR4 د 64bit بټ د ډیټا بټ پلنوالی هر 16bit ترکیب
د QSPI فلش: د 1GB QSPIFLASH یوه ټوټه، چې د FPGA چپ د ترتیب فایل ذخیره کولو لپاره کارول کیږي.
د FPGA بانک: د تنظیم وړ 12V، 18V، 2.5V، 3.0V کچه، که تاسو اړتیا لرئ کچه بدله کړئ، تاسو یوازې بدلولو ته اړتیا لرئ
د انٹرفیس کچه: اړونده موقعیت د مقناطیسي مڼو په واسطه تنظیم کیدی شي.
د کور بورډ بریښنا رسولو: د 5-12V بریښنا رسولو د T1 چپ LTM4628 له لارې دوه بریښنا رسولو تولیدوي ترڅو د FPGA اوسني اړتیاوې پوره کړي.
د کور بورډ د پیل طریقه: JTAG، QSPIFLASH
د نښلونکي ټیوب فوټ تعریف: 4 لوړ سرعت توسیعونه، 120 پن پیناسونیک AXK5A2137yg
د لاندې پلیټ SFP انٹرفیس: 4 آپټیکل ماډلونه کولی شي د لوړ سرعت آپټیکل فایبر اړیکه ترلاسه کړي، د 10GB/s سرعت سره
د خوښې پلیټ GXB ساعت: لاندې پلیټ د GXB ټرانسیور لپاره د 200MHz حوالې ساعت چمتو کوي
د لاندې پلیټ 40 - ستنې توسیع: خوندي 2 2.54 ملي میتر معیاري 40 - پن توسیع J11 او J12، کوم چې د شرکت لخوا ډیزاین شوي ماډلونو یا د کارونکي لخوا پخپله ډیزاین شوي ماډل فعالیت سرکټ سره وصل کولو لپاره کارول کیږي.
د کور پلیټ ساعت: په بورډ کې د ساعت ډیری سرچینې. پدې کې د 100MHz سیسټم ساعت سرچینه شامله ده
۵۱۰kba۱۰۰M۰۰۰ کڅوړه CMOS کرسټال
۱۲۵ میګاهرتز ټرانسیور توپیري ساعت سیټیډ سیټ۹۱۰۲ کرسټال ۳۰۰ میګاهرتز DDR۴ بهرنۍ توپیري ساعت سرچینه SIT۹۱۰۲ کرسټال
د JTAG ډیبګ پورټ: د MP5652 کور بورډ د 6PIN پیچ JTAG ډاونلوډ ډیبګ کولو انٹرفیس لري
د کاروونکو لپاره اسانه ده چې په جلا توګه FPGA ډیبګ کړي
د سیسټم بیا تنظیم کول: په ورته وخت کې، تڼۍ سیسټم ته د نړیوال بیا تنظیم سیګنال MP5652 کور بورډ هم چمتو کوي ترڅو د بریښنا آن بیا تنظیم ملاتړ وکړي. ټول چپ بیا تنظیم شوی.
LED: په کور بورډ کې څلور سره LED څراغونه شتون لري، چې یو یې د DDR4 حوالې بریښنا شاخص دی
تڼۍ او سویچ: په لاندې پلیټ کې 4 کیلي شتون لري، کوم چې د J2 نښلونکي سره د اړونده پایپ فوټ سره وصل دي.
معمولا لوړه کچه، ټیټې کچې ته فشار ورکول
د Arria-10 GX لړۍ مهمې ځانګړتیاوې عبارت دي له: